La complejidad del diseño moderno de chips continúa creciendo a medida que los equipos de ingeniería trabajan para desarrollar CPUs, GPUs y sistemas de IA cada vez más sofisticados. Para ayudar a afrontar ese desafío, la NVIDIA está colaborando con líderes del sector como Cadence y Synopsys para optimizar aplicaciones críticas de automatización del diseño electrónico (EDA) para la CPU NVIDIA Vera.
NVIDIA está ahora desplegando Vera en los workflows de EDA utilizados para desarrollar su próxima generación de CPUs y GPUs, demostrando cómo una arquitectura de CPU de alto rendimiento puede ayudar a acelerar algunas de las workloads de ingeniería más exigentes del sector.
Acelerando las Workloads Críticas de EDA
Lo que está en juego es el ritmo de producción de chips y, a su vez, el tempo de las tecnologías del sector que se benefician de workloads de EDA más ágiles, impulsando el momentum de desarrollo.
Las tecnologías de simulación, verificación e implementación desempeñan un papel central en el desarrollo de semiconductores. Mucho antes de que un chip llegue a la fabricación, los ingenieros pasan años validando comportamientos, identificando casos límite y refinando diseños a través de miles de iteraciones.
Si bien las GPUs y la IA han acelerado muchos aspectos del diseño de chips, varias workloads críticas de EDA siguen siendo muy dependientes del rendimiento de la CPU. La simulación lógica, la verificación formal y partes de la implementación digital suelen depender de núcleos individuales rápidos, sistemas de memoria eficientes y un alto throughput general.
Esto convierte a la arquitectura de CPU en un factor determinante para establecer con qué rapidez los equipos de ingeniería pueden validar diseños, explorar alternativas y llevar productos hacia el tapeout.
Clúster Vera en el data center de NVIDIA en Portland.
Primeros Resultados con Cadence y Synopsys
Las pruebas iniciales de NVIDIA incluyen varias de las principales aplicaciones de EDA del mercado. Los resultados destacan la capacidad de Vera para acelerar dos de las etapas más intensivas en cómputo del diseño moderno de chips. Las primeras pruebas en workflows seleccionados de nivel de producción muestran resultados prometedores.
Cadence Jasper, una plataforma de verificación formal, utiliza tecnología de prueba inteligente y machine learning para encontrar y corregir errores y mejorar la productividad de la verificación en etapas tempranas del ciclo de diseño.
Synopsys VCS, una solución de verificación funcional de alto rendimiento utilizada para simular y validar diseños complejos de chips antes de la fabricación, fue evaluada con el mismo número de núcleos en la prueba.
Ambas aplicaciones mostraron hasta 1,5x mayor rendimiento en workloads seleccionadas.
Más allá de los resultados de benchmark, NVIDIA trabaja estrechamente con ambas compañías en profiling de aplicaciones, optimización de software y ajuste a nivel de sistema, con el objetivo de mejorar la productividad de ingeniería en una gama más amplia de workflows con el tiempo.
Integrando Vera al Proceso de Diseño
NVIDIA está desplegando Vera en todos los workflows de EDA utilizados para crear los futuros procesadores NVIDIA.
Vera combina 88 núcleos de CPU NVIDIA Olympus personalizados con un subsistema de memoria LPDDR5X de alta eficiencia y la segunda generación del NVIDIA Scalable Coherent Fabric, diseñado para ofrecer un alto rendimiento por núcleo, gran ancho de banda de memoria y baja latencia constante para aplicaciones de ingeniería exigentes.
Estas capacidades son especialmente importantes para workloads que combinan tareas sensibles a la latencia con pruebas de regresión a gran escala en farms de cómputo. Una ejecución más rápida puede acortar las ejecuciones individuales de verificación, mientras que un mayor throughput permite a los ingenieros evaluar más alternativas de diseño y completar más validaciones dentro de la misma ventana de desarrollo.
Del RTL al Silicio
Tras definir la arquitectura y la microarquitectura de un procesador, los ingenieros describen gran parte de su comportamiento a nivel de transferencia de registros (RTL). Múltiples tecnologías de verificación e implementación trabajan en conjunto para transformar ese diseño en silicio fabricable.
Estos workflows abarcan simulación lógica, verificación formal, pruebas de regresión e implementación digital, y ayudan a los ingenieros a validar funcionalidades, identificar casos límite y transformar diseños en silicio fabricable.
Dado que estas etapas están interconectadas, las mejoras en el throughput de verificación pueden ayudar a las organizaciones a identificar problemas antes y reducir costosas iteraciones de diseño en etapas posteriores.
Construyendo los Futuros Chips NVIDIA con CPUs NVIDIA
El despliegue de Vera en los workflows de ingeniería propios de NVIDIA refleja una estrategia más amplia: acelerar cada workload con la arquitectura de cómputo más adecuada para la tarea.
En EDA, las GPUs y la IA continúan acelerando muchos algoritmos, mientras que las CPUs de alto rendimiento siguen siendo esenciales para workloads críticas de simulación, verificación e implementación. Juntas, contribuyen a mejorar el rendimiento del ciclo de diseño en su conjunto.
De cara al futuro, NVIDIA planea evolucionar Vera con la CPU de próxima generación Rosa, impulsada por el núcleo NVIDIA Rigel, mientras continúa optimizando las principales aplicaciones de EDA en su roadmap de CPUs.
Al utilizar CPUs NVIDIA para ayudar a diseñar futuros chips NVIDIA, la compañía crea un loop de retroalimentación continuo entre el diseño de silicio, la optimización de software y la ingeniería de sistemas, donde cada generación contribuye a construir la siguiente.
Conozca más sobre NVIDIA en la DAC 2026.